マランツのSACDプレーヤー「SA-12」開発陣が語り尽くす、ディスクリートDACの核心＜前編＞

河原氏　それがまさに試行錯誤です。完成させたいまだからこそわかったのですが、ジッター対策が非常に重要でした。1bit DACはマルチbit DACに比べて原理的にジッターの影響を非常に受けやすいんです。

ーー　ジッターを減らすためには？

河原氏　クロックの設計に今回は非常に気を使いました。クロックの経路に1つでも余計なものがあるとジッターが悪化してしまうし、パターンの引き方でも変わります。そして、ジッター対策だけでは十分ではないので、DSD信号の波形をアナログに変換する際、独自の波形整形処理を行うという手法も採り入れています。

1と0が並ぶDSD信号をローパスフィルターに入れるとアナログのパルス波形になりますが、出力段の非直線性や、電源のノイズ、基板パターンの浮遊容量、クロックのジッターなどが原因でパルスの立ち上がりと立ち下がりのなまり、ジッター、パルス時間幅の変動などが生じます。今回は特にパルス時間幅の変動に着目し、パルスの先頭に振幅ゼロの期間を加える独自処理によって時間幅の問題を大きく改善することに成功しました。この処理はPLDで行います。

ーー　具体的にはどんな効果が得られるのですか？

河原氏　歪を抑える効果があります。歪の改善は約18dB、ノイズフロアも10dB以上改善することができました。それ以外にも7タップのアナログFIRフィルターを導入したことでもノイズフロアを大幅に抑えています。

■DSD信号のアナログ変換を担うFIRフィルターの試作を繰り返した

ーー　7タップのFIRフィルターはDSD信号のアナログ変換の部分に導入しているものですね？

尾形氏　はい。最終的には7タップですが、最初はそうではありませんでした。

河原氏　試作段階では当初1タップでしたが性能の限界が見えてきたので、その次に8タップ化しました。試作なので増やせるだけ増やそうと思って8タップにしました。

ーー　今回は試作段階のD/A変換部の基板を用意していただきましたが、サイズや部品配置が異なるものが何種類もあり、試行錯誤を重ねたことがよくわかります。

河原氏　実際の製品に組み込むにはスペースの制約もあるので7タップにしました。基本的な性能はそれで十分得られます。

ーー　レイアウトは試作段階でいろいろですね。

河原氏　基本的な要素は共通で、波形の生成、信号をマイナスとプラスに分けてディレイをかけ、7タップ化するPLDの部分は各基板で同じです。PLDの出力はDフリップフロップというロジック素子を経てマスタークロック精度で波形を整形し、抵抗で出力を合成します。このPLD、Dフリップフロップ、出力抵抗という構成はすべて共通なのです。

ーー　この試作基板の場合、クロックは外部から供給しているんですか？

河原氏　はい。そうなります。クロックの検討を始める前の基板なので。

ーー　かなり大きな試作基板もありますね。

河原氏　手作り基板だと性能が不安定でした。手を近付けると歪が凄く改善したりという･･･。

ーー　デジタルらしくない話ですね。

河原氏　デジタルとアナログの混じった領域なのでそういうことが起こり得るんです。試作基板はこれ以外にもあるので、全部で20個近くになると思います。