ソニーは、DRAM積層構造で高速読み出しに対応したスマートフォン向けCMOSイメージセンサーを開発したと発表した。

従来の積層型CMOSイメージセンサーは、画素部分と、画素部分から読み出したアナログ映像信号をデジタル信号へ変換する回路の2層構造だった。今回開発された新イメージセンサーは、その間に大容量（1Gbit）のDRAMを挟んだ3層構造にした。これは業界初で、各層に搭載された回路間のノイズ低減などの問題も克服しているという。

さらにアナログ映像信号をデジタル信号へ変換する回路を、従来の2段から4段構造に増やすことで処理能力を向上。高速に読み出した信号はいったんDRAMに保存しておき、インターフェース規格に合わせた速度で出力することができる。

1,930万画素サイズの静止画1枚を、従来比約4倍となる120分の1秒で読み出すことが可能に。これにより画素の行ごとの読み出し時間のズレを抑えることができ、スマホでもフォーカルプレーン歪みを抑えた撮影ができるという。

また、フルHDサイズで毎秒最大1,000フレームのスーパースローモーション動画の撮影もできるようになった。通常速度の撮影データと、DRAMに蓄積した1,000フレーム/秒のデータとを本イメージセンサーから出力し、外付けのISP（画像処理回路）で信号処理することで、通常速度の動画とスーパースローモーション動画をシームレスにつないだ作品なども撮影できるようになる。DRAMに蓄積した高速撮影データは、通常の速度で出力するため、従来のISPをそのまま流用することも可能とのことだ。



新CMOSイメージセンサーの有効画素数は2120万画素。ユニットセルサイズは1.22μm（H）×1,22μm（V）。フレームレートは静止画が30fpsで、4：3（1930万画素）と16：9（1710万画素）の撮影が可能。動画は4K（3840×2160）/60fpsよびフルHD/240fspの撮影が可能だ。